Federacja Bibliotek Cyfrowych

Strona główna
Repozytorium Publikacji Naukowych Politechniki Śląskiej
Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Szczegóły obiektu: Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

tile.noImage

Instytucja dostarczająca:Repozytorium Publikacji Naukowych Politechniki Śląskiej

Opis

Tytuł:
Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie
Twórca:
Pułka, Andrzej
Współtwórca:
Chojcan, Jan. (Prom.);
Kobus, Andrzej. Recenzent;
Hrynkiewicz, Edward. Recenzent
Dostępność obiektu:
Dostęp otwarty
Prawa:
własność autora
Data:
1997.12.31;
1997
Typ:
rozprawa doktorska
Język:
polski
Format:
application/pdf
Relacja:
Wydział Automatyki, Elektroniki i Informatyki. Politechnika Śląska
Temat i słowa kluczowe:
projektowanie układów scalonych;
VHDL (języki programowania);
układy scalone złożone;
układy VLSI;
scalanie struktur półprzewodnikowych;
kumulacyjna logika domniemań;
systemy ekspertowe;
Prolog (język programowania)
Identyfikator: Katalog Biblioteki ;Baza „Dorobek”
Dostawca danych:
Repozytorium Publikacji Naukowych Politechniki Śląskiej

Czy mogę z tego obiektu skorzystać?:
poproś o pozwolenie
Rodzaj zawartości:
teksty

Podobne obiekty

tile.noImage

Techniki heurystyczne w modelowaniu i weryfikacji systemów elektronicznych : wybrane zagadnienia

Twórca:Pułka, Andrzej

Data:2012.12.31 | 2012

Rodzaj zawartości:teksty

tile.noImage

Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Twórca:Pułka, Andrzej

Data:1997.12.31 | 1997

Rodzaj zawartości:teksty

tile.noImage

Two Heuristic Algorithms for Test Point Selection in Analog Circuit Diagnoses

Twórca:Pułka, Andrzej

Data:2011

Rodzaj zawartości:obrazy

tile.noImage

Automatyczna generacja modeli elektronicznych cyfrowych układów scalonych w języku VHDL przy niepełnej informacji projektowej o modelowanym obiekcie

Twórca:Pułka, Andrzej

Data:1997.12.31 | 1997

Rodzaj zawartości:teksty

tile.noImage

An Efficient Hardware Implementation of Smith-Waterman Algorithm Based on the Incremental Approach

Twórca:Pułka, Andrzej | Milik, Adam

Data:2011

Rodzaj zawartości:pozostałe

tile.noImage

Measurement Aspects of Genome Pattern Investigations - Hardware Implementation

Twórca:Pułka, Andrzej | Milik, Adam

Data:2012

Rodzaj zawartości:obrazy

tile.noImage

Czy koniec teorii prawa?

Twórca:Bator, Andrzej | Pulka, Zbigniew | Sulikowski, Adam

Rodzaj zawartości:pozostałe

Czy mogę z tego skorzystać?:poproś o pozwolenie

tile.noImage

Selection of search strategies for solving 3-SAT problems

Twórca:Pułka, Andrzej

Data:2014

Rodzaj zawartości:obrazy

Projekt FBC TeNe

Projekt dofinansowany z Funduszy Europejskich w ramach Programu Operacyjnego Polska Cyfrowa na lata 2014-2020 (projekt nr POPC.02.04.00-00-0012/20-00)

Więcej informacji o projekcie znajdziesz na stronie: https://tene.fbc.pionier.net.pl/

Fundusze Europejskie. Polska Cyfrowa

Rzeczpospolita Polska

FBC - Federacja Bibliotek Cyfrowych

Unia Europejska - Europejski Fundusz Rozwoju Regionalnego

Używamy plików cookies, by nieustannie zwiększać komfort przeglądania naszej strony internetowej. W celu uzyskania szczegółowych informacji, prosimy o zapoznanie się z dokumentem Polityki Prywatności